内存时序怎么调？

内存时序的调节步骤如下：

在BIOS中打开手动设置。

在BIOS设置中找到“DRAM Timing Selectable”。

BIOS设置中可能出现的其他描述有，Automatic Configuration，Auto，Timing Selectable，Timing Configuring By SPD等，将其值设为“Menual”（视BIOS的不同可能的选项有：On/Off或Enable/Disable）。

内存是根据行和列寻址的，当请求触发后，最初是tRAS。

预充电后，内存才真正开始初始化RAS。一旦tRAS激活后，RAS（Row Address Strobe ）开始进行需要数据的寻址。首先是行地址，然后初始化tRCD，周期结束，接着通过CAS访问所需数据的精确十六进制地址。期间从CAS开始到CAS结束就是CAS延迟。所以CAS是找到数据的最后一个步骤，也是内存参数中最重要的。

内存时序，一种参数，一般存储在内存条的SPD上。2-2-2-8 4个数字的含义依次为：CAS Latency（简称CL值）内存CAS延迟时间，他是内存的重要参数之一，某些牌子的内存会把CL值印在内存条的标签上。RAS－to－CAS Delay（tRCD），内存行地址传输到列地址的延迟时间。

举个例子来计算一下总延迟时间，比如一条DDR333内存其存取时间为6ns，而其内存时钟周期为6ns（DDR内存时钟周期=1X2/内存频率，DDR400内存频率为400，则可计算出其时钟周期为5ns）。我们在主板的BIOS中将其CL设置为2.5，则总的延迟时间=6ns X2.5+6ns=21ns，而如果CL设置为2，那么总的延迟时间=6ns X2+6ns=18 ns，就减少了3ns的时间。

从总的延迟时间来看，CL值的大小起到了很关键的作用。所以对系统要求高和喜欢超频的用户通常喜欢购买CL值较低的内存。目前各内存颗粒厂商除了从提高内存时钟频率来提高DDR的性能之外，已经考虑通过更进一步的降低CAS延迟时间来提高内存性能。

不过，并不是说CL值越低性能就越好，因为其它的因素会影响这个数据。例如，新一代处理器的高速缓存较有效率，这表示处理器比较少地直接从内存读取数据。再者，列的数据会比较常被存取，所以RAS-to-CAS的发生几率也大，读取的时间也会增多。最后，有时会发生同时读取大量数据的情形，在这种情形下，相邻的内存数据会一次被读取出来，CAS延迟时间只会发生一次。