Quartus II 中如何通过Verilog编写测试文件

本人也在用Verilog语言编写程序，之前编写过测试文件，在Quartus中编译总是出错，说不是一个模块之类的，用在Modelsim中就可以实现，因为Modelsim在你启动仿真时，要求你添加源代码和测试文件（不添加测试文件也可以，以用自己给时序，像Quartus一样）。所以本人认为Quartus只能通过建立波形文件来仿真。

（1）把程序输到quatus当中，

（2）先进行编译（compile），看有没有语法错误；

（3）然后进行仿真，看有没有逻辑错误；

（3）下载到fpga当中，最后看硬件能不能实现；

给你推荐两本好书：

一是夏宇闻那本书，理论讲的很好；

二是周润景那本书，比较侧重于quartus2软件的使用；

---