如何在tina中对vhdl程序进行仿真

写好后存盘 一 将设计项目设置成工程文件（PROJECT） 为了对输入的设计项目进行各项处理，必须将设计文件，设置成Project。如果设计项目由多个设计文件组成，则应该将它们的主文件，即顶层文件设置成Project。如果要对其中某一底层文件进行单独编译、仿真和测试，也必须首先将其设置成Projcet。即需要对哪个设计项目进行编译、仿真等 *** 作时，就设定哪个项目为工程。 将设计项目（如h_adder.gdf）设定为工程文件，有两个途径： 1、执行菜单File  Project  Set Project to Current File，即将当前设计文件设置成Project。选择此项后可以看到菜单上面的标题栏显示出所设文件的路径。(前一部分是目前编译器所指向的工程文件名称)。这点特别重要，此后的设计应该特别关注此路径的指向是否正确！如果已经指向待编译的文件，就不必再次设置为工程。 2、如果设计文件未打开，执行菜单File  Project  Name，然后在跳出的Project Name窗中找到文件夹及文件名，此时即选定此文件为本次设计的工程文件了。 步骤4：选择目标器件并编译 在对文件编译前必须选定最后实现本设计项目的目标器件，执行菜单AssignDevice，d出Device窗口。此窗口的Device...

TINA可以五种建模

1，自己画原理图然后建模，如同自己设计一款运放

2，可以使用厂商的SPICE文件例如后缀CIR文件

ADI零件为CIR文件

3，采用Spice Subcircuit 建立Macro后缀文件TSM和第一款差不多,例如National许多零件为TXT文档

美芯的零件我目前尚没有摸索到建模方式

4，使用S-Parameter（S参数，主要用于射频零件）

5，采用VHDL建模

---