在FPGA中的图像处理，如何实现彩色图像的中值滤波？

您好：中值滤波是基于排序统计理论的一种能有效抑制噪声的非线性信号处理技术。其基本原理是对图像中的每一个合法的像素点领域中的像素按照灰度级进行排序，然后将该组告歼的中间值输出作为该像素点的值，图像滤波器主要有大友蔽3部分组滚州成，滤波窗口生成模块、行列计数器模块、中值滤波模块

这问题文的太笼统了。唯谨旅

我也笼统的回答一下吧，不对的地方大家多指教！

首先将图像量化采集后传入FPGA，然后对数据指凳进行相关的处理，计算，在输出。

在此过程中要考虑实时性等因素，还要在FPGA外部或内部设晌粗置fifo，缓存器之类的存储单元。

CIC （Cascaded Integrated Comb filters ）指级联积分梳状滤波器。分为两种分别是内插和抽取；本文介绍抽取的实现。抽取就是间隔一定数量丢弃采样点的过程，但是对于带宽较宽的信号，直接丢弃采样点会造成混叠。为贺粗了抑制混叠，在抽取前面需要加入低通滤波器，滤波输出信号截止频率应该小于 ， 是原始采样率， 是抽取倍率。CIC滤波器可以同时实现滤波和抽取，而且结构盯拍哗简单。原始CIC的抽取放在最后一步，其实可以简化。

经过简化后结构如下：

是differential delay，可以是任何正整数，但一般取1或2。 是抽取倍率。定义级联数为 ，代表comb级联数或积分级联数，它们是对称的，图1中 。系统函数下图：其中

其中 时：

是归一数字频率， , 是真实频率， 是采样率。取模后画图：

横轴0.5就是一半采样率点。上图中我们希望 ，但是不够平坦，下降严重，所以一般会在CIC之后串入一个FIR补偿滤波器，让通带更加平坦，在上图中，最后FIR输出的截止频率一般设为0.04到0.08之间。

FPGA实现：

CIC滤波器由 延时器、加法器、减法器、抽取器构成，内部运算位宽： ，其中 是输入位宽。已知 就可以确定一个CIC抽样滤波器。

时结构图：

图中使用统一采样时钟，comb项用一个经过分频后的使能信号控制 触发器达到分频效果凯行。

verilog无法高亮，CIC的verilog描述详见 github

以上

仅参考备忘用途

---