74ls00两个与非门怎么串联

74LS00是4个2输入与非门集成芯片，构成与门的话，对结果取一次反就是了，也就是将输出端在经过一次与非门。非门的话将两个输入并作一个用就是了，也就是将输入信号同时从两个输入端输入，输出端得到的就是非门信号。或门的话是需要做一次变换，也就是A+B=(A'B')'，这样两个输入端分别对输入信号取反，得到的就是或门的结果（例如输入是A'和B'，得到的结果就是A+B）。异或门稍微麻烦一点，也是需要做变换，例如：对A⊕B两次取反，变换为A⊕B=A'B+AB'=((A'B+AB')')'=((A'B)'(AB')')'，用其中三个2输入与非门就可以实现异或门。具体是：14端口接高电平，7接地，13接A'，12接B，11接1；10接A，9接B'，8接2；这样端口3是输出Y，即实现了异或门的功能，希望还不算是太绕，主要是变换，明白了变换就好说了 。

将[（A+B）'+(A'+B')']'化简后就是AB'+A'B，如图所示。
你可以看一下数电书上的异或门内部电路图，它就是用上述逻辑式构成的，只是不用门电路，而是用三极管实现上述逻辑。
希望这些能帮到你。
这就是由五个或非门组成的异或门，他完全可以用来代替一个异或门。

计构思：将基本的逻辑门电路（非门、2输入与门、2输入或门、3输入与非门、2输入或非门、2输入异或门）集成在一片PAL器件上，构成组合逻辑电路，以节省空间和成本；
六个单独的逻辑功能，有12个输入端，6个输出端，其基本的逻辑门为图1；
当谈及“高电平有效”或“低电平有效“时，即表明在器件的的输出端是否有一个附加的反向器（非门）。如高电平有效的器件具有 “与-或”结构，而低电平有效的器件具有“与-或-非”结构
“高电平有效”或“低电平有效“器件的结构差异

逻辑函数式

F = A'B'C + A'BC' + AB'C + ABC

化简后的逻辑函数式

F = (A'B' + A'B + AB' + A)C + (A'B' + A'B + AB' + A)C'

将函数式转换为与非形式

F = (A + B + C)(A' + B' + C')

逻辑图

[asy] / Made by GPT2 / size(300); defaultpen(07+fontsize(10)); pair A=(0,0), B=(60,0), C=(120,0), D=(180,0), F=(240,0); draw((0,0)--(60,0)--(120,0)--(180,0)--(240,0), linewidth(1)); label("A",A,W); label("B",B,W); label("C",C,W); label("D",D,W); label("F",F,W); label("NOT",(-35,0),SW); label("NOT",(295,0),SE); draw((-20,0)--(-10,0), linewidth(1)); draw((260,0)--(270,0), linewidth(1)); label("AND",(100,35),N); label("AND",(100,-35),S); draw((90,0)--(100,0), linewidth(1)); draw((100,0)--(110,0), linewidth(1)); draw((100,20)--(100,10), linewidth(1)); draw((100,-20)--(100,-10), linewidth(1)); [/asy]

回答不易，望采纳谢谢

---