vivado pll 时钟资源 single pin和global bufg 和no buffer怎么选择

1. IBUFG即输入全局缓冲，是与专用全局时钟输入管脚相连接的首级全局缓冲。所有从

全局时钟管脚输入的信号必须经过IBUFG单元，否则在布局布线时会报错。IBUFG支持AG

P、CTT、GTL、GTLP、HSTL、LVCMOS、LVDCI、LVDS、LVPECL、LVTTL、PCI、PCIX和SSTL

等多种格式的IO标准。

2. IBUFGDS是IBUFG的差分形式，当信号从一对差分全局时钟管脚输入时，必须使用IBU

FGDS作为全局时钟输入缓冲。IBUFG支持BLVDS、LDT、LVDSEXT、LVDS、LVPECL和ULVDS等

多种格式的IO标准。

3. BUFG是全局缓冲，它的输入是IBUFG的输出，BUFG的输出到达FPGA内部的IOB、CLB、

选择性块RAM的时钟延迟和抖动最小。

4. BUFGCE是带有时钟使能端的全局缓冲。它有一个输入I、一个使能端CE和一个输出端

O。只有当BUFGCE的使能端CE有效(高电平)时，BUFGCE才有输出。

5. BUFGMUX是全局时钟选择缓冲，它有I0和I1两个输入，一个控制端S，一个输出端O。

当S为低电平时输出时钟为I0，反之为I1。需要指出的是BUFGMUX的应用十分灵活，I0和

I1两个输入时钟甚至可以为异步关系。

6. BUFGP相当于IBUG加上BUFG。

7. BUFGDLL是全局缓冲延迟锁相环，相当于BUFG与DLL的结合。BUFGDLL在早期设计中经

常使用，用以完成全局时钟的同步和驱动等功能。随着数字时钟管理单元(DCM)的日益完

善，目前BUFGDLL的应用已经逐渐被DCM所取代。

8. DCM即数字时钟管理单元，主要完成时钟的同步、移相、分频、倍频和去抖动等。DC

M与全局时钟有着密不可分的联系，为了达到最小的延迟和抖动，几乎所有的DCM应用都

要使用全局缓冲资源。DCM可以用Xilinx ISE软件中的Architecture Wizard直接生成。

vivado中并没有集成chipscope和impact，所以需要安装ISE，安装完ISE后进行以下 *** 作：

1) 选择环境变量中的系统变量，新建以下变量

XILINX C:\Xilinx\14.7\ISE_DS\ISE

XILINX C:\Xilinx\14.7\ISE_DS\EDK

XILINX_PLANAHEAD C:\Xilinx\14.7\ISE_DS\PlanAhead

XILINX_VIVADO C:\Xilinx\Vivado\2013.4\bin

2) 选择环境变量中的用户变量，新建一个变量path，这个变量很可能已经有了，那么在后面添加即可:

C:\xilinx\14.7\ISE_DS\ISE\bin\nt64%XILINX%\lib\nt64C:\XILINX\vivado\2013.4\bin

完成。

---