ISSCC：看ReRAM、存储器带宽进展

　　在预定于2013年2月17~21日举办的国际固态电路研讨会（ISSCC）中，多家厂商提出了先进存储器技术的相关论文。

　　存储器小组委员会主席Kevin Zhang表示，我们将继续看到嵌入式SRAM、DRAM和浮栅快闪存储器的进展。虽然目前所有主流存储器技术都面临着微缩挑战，但我们仍可以看到厂商们采用更多的智慧演算法和纠错技术，以开发出更高效的补存储器元件。

　　新兴的非挥发性存储器容量趋势。

　　不过，新兴存储器技术正在取得稳步进展，包括 PCRAM 和 ReRAM 在内，另外， STT-MRAM 也开始在独立和嵌入式应用中展开竞争者。

　　本次会议中，东芝（Toshiba）和 Sandisk 提出了一篇论文，描述采用24nm制程，并具有可选二极体的32Gb ReRAM（电阻式随机存取存储器）测试晶片。

　　凭藉着更高性能和更低的每位元读写功耗，可替代非挥发存储器的新兴技术魅力一直居高不下，但它们的密度通常无法与NAND快闪存储器竞争。ISSCC指出，去年的ISSCC中所发表的密度最高单晶片产品是 64Mb ReRAM和8Gb的 PRAM，但NAND已达到128Gb。

　　Sandisk和东芝的测试晶片是基于金属氧化物的 ReRAM ，它采用24nm制程，具有可选的二极体和二个分层架构。显然，作为堆叠的一部分，许多电路都被包含在阵列中，包括可选的电晶体或解码器、偏置控制电路、感应放大器、页面缓冲器、读/写控制电路和电压调节驱动器，它们都可提高阵列效率。

　　松下（Panasonic）也提出一份有关 ReRAM 的论文，描述使用纤维缩放（filament-scaling）技术形成，并采用水平验证写入方案的 ReRAM ，其16nm单元的耐用性可超过107次。该元件是在1T1R ReRAM阵列中实现。

　　在SRAM方面，随着制程节点下降到45nm，设计师持续和漏电流和降低动态功耗奋战。使用 FinFET 和全耗尽型 SOI ，是在22nm后持续微缩每位元单元面积并维持低电压性能的关键。

　　台积电（TSMC）将提交一份论文，说明20nm的首款 112MB 6T SRAM 。这是已知的最小型 6T-SRAM ，位元单元面积为0.081μm2。其四态电源管理方案可降低漏电流达65%。

　　存储器带宽仍然是本次会议中的重点之一。 Rambus 将介绍一款单端收发器，它可针对高密度DIMM模组提供6.4Gb/s/pin。另外，Rambus 也将提交一份类似于上述技术，但速度仅有一半（3.2Gb/s/pin DDR4）的论文，该元件可达到出色的9.1mW/Gb/s功率效率。

　　ISSCC（IEEE InternaTIonal Solid-State Circuits Conference）是美国电气和电子工程师学会（IEEE）主办的国际电子电路研讨会，有IC领域的奥林匹克之称。