Tensilica 处理器在90纳米工艺速度500MHz

    Tensilica(泰思立达)公司宣布，意法半导体公司(ST)采用Tensilica的Xtensa V可配置处理器内核的芯片在90纳米的工艺下的第一次流片的成功证明了Tensilica公司的这款可配置处理器内核可以达到500 MHz的时钟速率。意法半导体公司即将在几个月后进行第2次设计流片，该设计将使用Tensilica公司的Xtensa LX处理器内核，在90纳米的工艺下其仿真速度最快将可以达到700MHz。因此，Tensilica公司的Xtensa LX处理器内核也将成为业界最快、可综合，且可配置的处理器内核。
    
    　　ST公司配置Tensilica的Xtensa V处理器内核将用于典型的网络多核应用，并利用专门的32k-byte cache设计和先进的物理综合技术在90纳米的工艺下进行优化。其流片出来的芯片在0.9V电压下 *** 作频率可以达到500MHz，同时保证了相当低的功耗，只有0.16mW/MHz.
    
    　　这些结果使Tensilica的Xtensa LX和Xtensa V处理器内核无论是在传统的C++PU控制中应用，还是用于高速应用的加速--例如作为RTL(寄存器传输级)模块设计的替代选择，都具有无可比拟的吸引力。Tensilica的Xtensa可配置处理器内核除了作为完全可编程的32位处理器以外，还可以使整个系统的设计更快，它能够自动验证，并且它的结构保证了其正确性。设计者可以在Tensilica公司的XPRES编译器上运行已有的C/C++算法来自动的在一个小时内对Xtensa LX处理器内核进行定制，而一个典型的RTL的设计周期一般需要6-9个月的设计投入。
    
    　　ST公司90纳米的设计平台是针对片上系统(SoC)和ASIC在无线、消费电子及网络应用的解决方案。它的特色包括：高达9层的金属的铜互连，低k电介系数，双闸氧化以及dual-Vt晶体管。其标准单元库含有1000多个门单元，门延迟为11ps，库密度每平方毫米超过400,000个门。
    
    　　“我们许多的ASIC客户将Tensilica的Xtensa 处理器内核看作是能够增加其设计灵活性的选择，特别是在他们要在90纳米的工艺上投资时，”意法半导体公司WLI部门ASIC BU总监Flavio BenetTI说，“这些处理器内核显示出来的如此高的时钟速率和可扩展性使他们成为替代RTL设计的极具吸引力的方式，特别是它们可以很快的被修改以满足特殊的应用的需求。”
    
    

欢迎分享，转载请注明来源：内存溢出

原文地址: http://outofmemory.cn/dianzi/2438722.html