可以减少地d的因素

减慢输出转换时间就是一个减少地d的好办法。10K ECL系列产品，CMOS FCT系列产品和一些较新的总线驱动器都嵌入了用于减缓边沿跳变时间的电路，同时，对总传播延迟的影响将控制在最低的限度。

一些制造商还在他们的封装中布置了多重地线，如果这些地线均地分布在管芯周围，那么这也是个好办法。如果所有这些地线都彼此靠近，地线由一个增加到两个则可以使接地电感几乎减少一半，但邻近地线的数目超过两皮后，其效果的增长是逐渐减小的。地线在芯片周围均匀地展开放置要好于将许多地线集中在一起。

器件的输入电路中带有一个单独的参考地引脚，这是一种更巧妙地解决地d问题的方式，这些电路，比如10K系列产品，内部参考电压发生器具有直接连接到外部的通道，并为内部参考电压发生器提供了一种极好的方法。对于有多个独立地线的芯片，要确保每个地线到接地平面都有一个直接的通道。把两个地线连接到一起并且将它们经同一条走线接地的做法，将使多个独立的接地引脚失去其本来的作用。

差分输入也是一种类似的方法，可以达到同样的目的，而且更加有效。

本文地址：https://www.elecfans.com/arTIcle/analog/2010/20100602218830.html