Altera率先测试浮点DSP设计 助力简化算法和成本

　　电子发烧友网核心提示：Altera公司昨日宣布，在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理（DSP）设计。独立技术分析公司Berkeley设计技术有限公司（BDTI）验证了能够在Altera StraTIx V和Arria V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程，同时验证了要求较高的浮点DSP应用的性能。请访问【对Altera 28nm FPGA浮点DSP设计流程和性能的独立分析 】，阅读BDTI完整的FPGA浮点DSP分析报告。

　　Altera的浮点DSP设计流程经过规划，能够快速适应可参数赋值接口的设计更改，其工作环境包括来自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高级模块库，支持FPGA设计人员比传统HDL设计更迅速的实现并验证复数浮点算法。这一设计流程非常适合设计人员在应用中采用高性能 DSP，这些应用包括，雷达、无线基站、工业自动化、仪表和医疗图像等。

　　业界评价

　　Altera产品市场总监Alex Grbic评论说：“Altera的浮点解决方案支持设计人员充分利用FPGA为DSP数据通路提供的强大的高性能浮点资源。通过BDTI对我们解决方案的测试，Altera打破了FPGA仅限于高性能定点处理这一传统。”

　　对于这一研究，BDTI基准测试矩阵方程求解器采用了Cholesky和QR分解方法。矩阵求逆是雷达系统、多输入多输出（MIMO）无线系统以及医疗成像和很多其他DSP应用所使用的代表性处理功能。

　　在对Altera浮点设计流程评估中，BDTI宣布：“在一个平台上采用统一的工具，Altera浮点设计流程简化了在FPGA中实现复数浮点DSP算法的过程。”报告进行了补充：“通过功能集成，在算法级和FPGA级实现了快速开发和设计空间管理，最终减少了在设计上的投入。”

　　供货信息

　　现在可以下载Altera的DSP Builder。此外，也已经开始提供Altera的Stratix V版DSP开发套件以及Arria V FPGA开发套件。关于Altera DSP解决方案的详细信息，请访问www.altera.com.cn/dsp。

　　Altera简介

　　Altera® 的可编程解决方案帮助系统和半导体公司快速高效地实现创新，突出产品优势，赢得市场竞争。请访问www.altera.com，或者www.altera.com.cn，了解Altera FPGA、CPLD和ASIC器件的详细信息。请关注Altera官方微博，通过Altera中文论坛及时提出问题，分享信息，与众多的Altera工程师在线交流。