解读XILINX的7系列28nm FPGA封装策略

买椟还珠的故事，大家一定不陌生。 如果把芯片内部最值钱和最有技术含量的那个硅片比喻为珍珠的话， 芯片外面的封装，包括管脚，就可以比喻为椟了。

搞芯片的，无不以能设计出皇冠上的那颗明珠而自豪， 如果有人说自己是搞封装的，多半会被人觉得是芯片行业的非主流。

然而，有个叫戈登摩尔的人，搞出来一个摩尔定律，明确提出，同样的珍珠，价格， 每隔18个月减半。（本文由OpenHW.org 的Kevin原创，转载请注明）。芯片的来源，归根到底，是取之不竭的沙子，而封装，管脚这些东西，可是要实实在在地消耗铜，金，稀有金属等资源。 因此，封装的成本降低的速度，远远小于摩尔定律的速度。 这样，如果椟的价格不变的话，珍珠的价格总有一天会比椟还便宜，没办法，再贵的价格，被2除了n次， 都会很便宜。
封装也有贵的和便宜的之分。 管脚越多越贵，对散热要求越高越贵。 因此，想要做到封装也便宜，功耗小是基本要求。

1998年XILINX开始开发低价格系列芯片Spartan的时候，就是多管齐下降低成本，以Virtex系列芯片为蓝本，通过降低硅片的复杂性，控制容量，管脚的数量，功耗，封装形式等，获得低成本。 在1998年，硅片的成本在整个芯片的成本中站主导份额，因此，XILINX花大力气设计新的简化的硅片内部结构，降低硅片的复杂性，缩小裸片(Die)的尺寸，可以大大降低整个芯片的成本，成就了后面10多年低成本FPGA系列Spartan的一段传奇。

到了2010年， XILINX 7系列发布的时候，工艺节点已经走到了28nm, 这时, 对一个较小小容量的FPGA来说, 裸片(Die)的成本， 已经与封装的成本相当甚至更低。这时，花掉那么多精力，专门为降低成本而在芯片设计上下功夫，最后die上的成本省下来几个美分，显然是不合算的， 还不如用同样的结构，下功夫降低功耗，然后用更低成本的封装，获得芯片总体的低成本。

在这个思路下， XILINX的7系列，统一构架FPGA就横空出世了。 虽然名字变成了三个， ArTIx-7，Kintex-7 ， Virtex-7，但内部的结构，时钟，速度，等等统统基于一个构架，也就是基于Virtex系列的ASMBL技术构架。不同的仅仅是内部功能组合，从而服务不同市场。

由于HKMG工艺的应用，使得功耗大大降低，这样，作为7系列中最便宜的器件， ArTIx-7 系列，利用低功耗的优势，就可以大胆地采用更低成本的小型封装，这样，使得椟和珠都便宜很多，从而达到超低价格，冲击更广大的ASIC和ASIP市场。

而Kintex-7，由于不含有最昂贵的收发器，在目前主流的10G串行收发器上的应用，做到了高性能，低价格。

当然，Virtex-7延续了传统的Virtex 系列的高贵血统，以业界最高速度，最高密度，继续称霸高端市场。

虽然摩尔定律仍象往常一样在继续，但量变引起质变， 业界的许多思维模式都需要改变。当摩尔定律最终终结的时候，可能业界最活跃的领域是封装业。 其实，目前在手机中，大量采用了各种堆叠封装技术，就是这个趋势的征兆之一。

就像当年XILINX发明了FPGA，发明了Fabless商业模式一样， XILINX的统一构架，再一次在恰当的历史转折点，做了正确的事。