dma控制器的基本功能（控制原理及结构组成）

　　DMA（Direct Memory Access）控制器是一种在系统内部转移数据的独特外设，可以将其视为一种能够通过一组专用总线将内部和外部存储器与每个具有DMA能力的外设连接起来的控制器。它之所以属于外设，是因为它是在处理器的编程控制下来 执行传输的。

　　一般而言，DMA控制器将包括一条地址总线、一条数据总线和控制寄存器。高效率的DMA控制器将具有访问其所需要的任意资源的能力，而无须处理器本身的介入，它必须能产生中断。最后，它必须能在控制器内部计算出地址。

　　一个处理器可以包含多个DMA控制器。每个控制器有多个DMA通道，以及多条直接与存储器站（memory bank）和外设连接的总线，如图1所示。在很多高性能处理器中集成了两种类型的DMA控制器。第一类通常称为“系统DMA控制器”，可以实现对任何资源（外设和存储器）的访问，对于这种类型的控制器来说，信号周期数是以系统时钟（SCLK）来计数的，以ADI的Blackfin处理器为 例，频率最高可达133MHz。第二类称为内部存储器DMA控制器（IMDMA），专门用于内部存储器所处位置之间的相互存取 *** 作。因为存取都发生在内部 （L1－L1、L1－L2，或者L2－L2），周期数的计数则以内核时钟（CCLK）为基准来进行，该时钟的速度可以超过600MHz。

　　每个DMA控制器有一组FIFO，起到DMA子系统和外设或存储器之间的缓冲器的作用。对于MemDMA（Memory DMA）来说，传输的源端和目标端都有一组FIFO存在。当资源紧张而不能完成数据传输的话，则FIFO可以提供数据的暂存区，从而提高性能。

　　因为你通常会在代码初始化过程中对DMA控制器进行配置，内核就只需要在数据传输完成后对中断做出响应即可。你可以对DMA控制进行编程，让其与内核并行地移动数据，而同时让内核执行其基本的处理任务—那些应该让它专注完成的工作。

　　一个DMA控制器，实际上是采用DMA方式的外围设备与系统总线之间的接口电路，这个接口电路是在中断接口的基础上再加DMA机构组成。习惯上将DMA方式的接口电路称为DMA控制器。

　　（1）内存地址计数器：用于存放内存中要交换的数据的地址。在 DMA传送前，须通过程序将数据在内存中的起始位置（首地址）送到内存地址计数器。而当 DMA 传送时，每交换一次数据，将地址计数器加“1”，从而以增量方式给出内存中要交换的一批数据的地址。

　　（2）字计数器：用于记录传送数据块的长度（多少字数）。其内容也是在数据传送之前由程序预置，交换的字数通常以补码形式表示。在DMA传送时，每传送一个字，字计数器就加“1”。当计数器溢出即最高位产生进位时，表示这批数据传送完毕，于是引起DMA控制器向CPU发出中断信号。

　　（3）数据缓冲寄存器：用于暂存每次传送的数据（一个字）。当输入时，由设备（如磁盘）送往数据缓冲寄存器，再由缓冲寄存器通过数据总线送到内存。反之，输出时，由内存通过数据总线送到数据缓冲寄存器，然后再送到设备。

　　（4）DMA请求”标志：每当设备准备好一个数据字后给出一个控制信号，使“DMA请求”标志置“1”。该标志置位后向“控制/状态”逻辑发出DMA请求，后者又向CPU发出总线使用权的请求（HOLD），CPU响应此请求后发回响应信号HLDA，“控制/状态”逻辑接收此信号后发出DMA响应信号，使“DMA 请求”标志复位，为交换下一个字做好准备。

　　（5）控制/状态”逻辑：由控制和时序电路以及状态标志等组成，用于修改内存地址计数器和字计数器，指定传送类型（输入或输出），并对“DMA请求”信号和CPU响应信号进行协调和同步。

　　（6）中断机构：当字计数器溢出时，意味着一组数据交换完毕，由溢出信号触发中断机构，向CPU提出中断报告。