Altera FPGA加密安全性设计如何实现？

用片外的安全加密存储器，其实FPGA的安全性不需要担心，或者说其实担心的是仿制、山寨，把你的每台设备给上唯一序列，放在安全加密存储器里，比如DS28E01，通过加密算法FPGA就能知道是否是山寨，如果山寨就不干活

像楼上说的那样，用内置配置芯片的FPGA，比如Altera Max10系列

用加密型MCU配置FPGA，这样FPGA的安全性就转移到了MCU，而MCU有很多专用于防破解的，Maxim就有几种，据我所知有一种的破解价格甚至到了500万，而且MCU内部也可以对配置信息进行加密

Stratix系列好像有片内的AES加密算法，具体不太清楚因为没用过，配置信息直接以加密方式写入配置芯片，片内解密，也是很安全的，找你所在地的Altera代理商要license就可以了

下载破解器，网上一搜一大把，解压后 运行破解器，运行Quartus_II_7.2_SP3破解器.exe后,直接点击“应用补丁”，如果出现“未找到该文件。搜索该文件吗？”，点击“是”，然后选中sys_cpt.dll，点击“打开”。安装默认的sys_cpt.dll路径是在C:\altera\72\quartus\bin下）。然后找到license.dat这个文件，把license.dat里的XXXXXXXXXXXX 用你的网卡号替代就可以了，（网卡号可以再网络状态中看）。最后，Quartus II 7.2的Tools菜单下选择License Setup，然后选择License file，最后点击OK。

CPLD 是 Complex PLD 的简称，顾名思义，其是一种较 PLD 为复杂的逻辑元件。

CPLD 是一种整合性较高的逻辑元件。由于具有高整合性的特点，故其有性能提升，可靠度增加， PCB 面积减少及成本下降等优点。 CPLD 元件，基本上是由许多个逻辑方块（ Logic Blocks ）所组合而成的。而各个逻辑方块均相似于一个简单的 PLD 元件（如 22V10 ）。逻辑方块间的相互关系则由可变成的连线架构，将整个逻辑电路合成而成。

Altera公司作为全球最大的可编程逻辑器件供应商之一，可提供MAX7000S(E)、MAX7000A(AE)、MAX7000B、FLEX6000A、FLEX10KA、FLEX 10KE 等系列产品。这些产品可用于组合逻辑、时序、算法、双端口RAM、FIFO 的设计。在加ALTERA 公司的MAX+pulsII 9.62 开发软件集设计输入、处理、校验和器件编程于一体，集成度高，开发周期短。

EPM7000 系列 CPLD 器件的性能特点

·以第二代多阵列矩阵（MAX）结构为基础，是一种高性能CMOS EEPROM 器件；

·通过JTAG 接口可实现在线编程（ISP）；

·逻辑密度为600～5000 个可用编程门电路，128 个宏单元；

·引脚到引脚的逻辑延时为5.0ns，计数器工作频率可达到178MHz；

·有集电极开路选择，可编程宏单元触发器；

·具有专有的清除、时钟、输出使能控制；

·包括一个可编程的程序加密位，全面保护专利设计。

EPM 7128 EEPM7128S:

可用门数目:2500

宏单元数目:128

逻辑阵列块数目:8

最大用户I/O 数目:100

tPD(ns):6

tSU/ns:5

tFSU/ns:2.5

tC01/ns:4

ATMEL的 CPLD ATF1508和ALTERA 的CPLD EPM7128的结构基本是一样的，在用的时候只是在下载方法上不一样，也就是在下载的时候要用 ATMEL提供的软件下载。

---