用与非门构成的基本rs触发器的约束条件

RS触发器的约束条件通常包括输入和输出信号的最小持续时间，抖动时间，输入端和输出端的最大电压范围，输入端和输出端的最小电压范围，输入端和输出端的最大电流范围，输入端和输出端的最小电流范围以及电源电压的极限范围。

将三种门作反相使用

1，先说与非门，将一与非门所有输入连接在一起当一个输入端，输入输出就是一个反相器，将一与非门输入中一脚作输入，其余脚接 1(TTL5V)，输入输出也是一反向器

2，或非门，将一或非门所有输入连接在一起当一个输入端，输入输出也是一反向器将一或非门的多个输入端中的一个脚作输入，其余输入脚的都接 0，这样接法的输入输出也是一反向器

3，异或门，将一异或门的二个输入端中任意一脚接 1（高电平等待人V），另一脚作输入，这样接法的输入输出也是一反向器

CMOS与非门 接输入信号和1
或非门 接输入信号和0
异或门 接输入信号和1

同步RS触发器为了引入CP时钟信号在基本RS触发器的基础上增加了两个与非门，分别将R、S端的输入信号与CP信号进行了与非运算后再传给基本RS触发器R‘和S’端，当CP为1时，R‘=（CP▪R）’=R的反，S‘=（CP▪S）’=S的反，所以基本RS触发器是低电平有效而同步RS触发器是高电平有效2个与非门构成的RS触发器，原理是输出0、输出1、输出保持不变。
2个或非构成的RS触发器，原理和与非门是类似的，当R为0、S为1时，Q为1、Q非为0；当R为1、S为0时，Q为0、Q非为1，当R与S都为1，时，则Q和Q非都为0，当R和S都为0时，则会出现输出状太混乱的局面，这个理论上和RS与非门触发器差不多，RS输出都不能同为0。用与非门构成的基本RS触发器，应当遵守SR=0的约束条件，但不能加以R'=S'=0的输入信号，对于用或非门构成的基本RS触发器，应当遵守SR=0的约束条件，但不能加以R=S=1的输入信号。 如果Q端的初始状态设为1，RD、SD端都作用于高电平（逻辑1），则y一定为0。如果RD、SD状态不变，则Q及y的状态也不会改变。这是一个稳定状态。 同理，若触发器的初始状态Q为0而y为1，在RD、SD为1的情况下这种状态也不会改变。这又是一个稳定状态。它具有两个稳定状态。 输入与输出之间的逻辑关系可以用真值表、状态转换真值表及特征方程来描述。 真值表： R-S触发器的逻辑功能，可以用输入、输。

用 74LS153 设计一个一位全加器。

－－－－－－－－－－－－－－－－－－

1 根据全加器的功能要求，写出真值表。

　全加器功能： C_S = X + Y + Z。

　真值表，放在插图中了。

　（用数据选择器设计时，卡诺图、化简、逻辑表达式，都是不需要的。）

2 选定输入输出接口端。

　A、B，连接两个输入变量 Y、Z；

　D0～D3，用于连接输入变量 X；

　1Y，作为和的输出端 S；

　2Y，作为进位的输出 C。

3 分析真值表，确定各数据端的输入。

　S：

YZ=00 时，S 等于 X，所以，应把 X 接到 1X0；

YZ=01 时，S 等于 /X，所以，应把 /X 接到 1X1；

YZ=10 时，S 等于 /X，所以，应把 /X 接到 1X2；

YZ=11 时，S 等于 X，所以，应把 X 接到 1X3。

　C：

YZ=00 时，C 等于 0；

YZ=01 时，C 等于 X；

YZ=10 时，C 等于 X；

YZ=11 时，C 等于 1。

4 画出逻辑图。

　根据前面的分析，除了 74LS153，还需要一个非门。

用 153 设计电路，在分析各个输入端是什么信号时，只需使用真值表。

由于不是用逻辑门设计电路，卡诺图、逻辑表达式，就都是不需要的。

有人，列出了“全加器的逻辑表达式”，明显是多余了。

cpu与存储器的连接4k地址空间为系统程序区为什么会有与非门？某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，
阶码和尾数均用补码表示，尾数采用规格化形式，用十进制数写
出它所能表示的最大正数，非0最小正
数，最大负数，最
小负数。
2变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提
供，指令提供；而在变址寻址中，变址
寄存器提供，指令提供。
3影响流水线性能的因素主要反映在和
两个方面。
4设机器数字长为16位（含1位符号位）。若1次移位需10ns，一
次加法需10ns，则补码除法需时间，补码BOOTH
算法最多需要时间。
5CPU从主存取出一条指令并执

---