论工业控制系统的FPGA设计方法（3）

上次博文简要分析了人们研究使用FPGA来进行工业控制的驱动力，并介绍了FPGA器件与开发工具。随着器件成本的降低和器件性能的上升，FPGA必将在工业控制领域发挥更大的作用。甚至可以大胆猜想，也许有一天，各种携带有PowerPC、ARM甚至是DSP+FPU的FPGA芯片将彻底取代各种单片机、DSP等搭建的控制核心，成为工业控制核心领域的“巨无霸”。好了说了这么多，进入正题，本次主要就整个控制系统的建模与设计方法进行总体分析。同时希望朋友们可以一起思考，为什么老外做的东西经常可以具有创新性、前瞻性，为什么老外要在具体设计之上的高度讨论各种“设计方法学（methodologies）”呢？愿我们可以首先跳出具体的细节，高屋建瓴地把握整个设计的核心，保证大方向，然后再进行具体实现。
传统意义上讲，世界各地的工程师们都需要通过建模来描述系统的功能。在CAD功能不完善时，实际系统中的各个模块都需要被单独设计；这常常涉及到各种不同的CAD工具和不同的软件平台，甚至使得现有设计本身需要在多个不同的软硬件环境下完成开发（例如编程、仿真、综合、布线、烧写、制版）。随着CAD工具的完善与硬件描述语言的进展，传统设计中功能描述与实际硬件实现间的差距正在逐渐缩小。系统级的建模语言 (例如 Handel-C和System-C) 和HDL语言 (例如VHDL, Verilog) 使得系统的模型描述和电子设计可以同时在同一个开发环境下实现；这种方法得到了各种主要计算机工程辅助设计平台的支持。然后就可使用综合工具把这些设计转换成针对各种硬件平台的网表。
这种整体的、系统级的针对电子系统进行开发与设计的思想，最终归纳为“自顶向下（top–down）”的设计方法：首先，设计者需要对把自己的设计意图进行抽象级的建模；然后通过反复的迭代、验证，对设计进行必要的修正，直至完成这个系统的具体设计。当然，仅仅完成设计是远远不够的；在设计之初，就应该考虑到如何建立并完成一个测试系统，以证明我们的设计是正确无误的。随着设计的逐步完成，硬件描述语言也已给出了整个复杂的、具体的数字系统的描述, 然后便可使用测试环境依照最初的设计目标对所完成的系统进行检验。测试在对硬件或实际实现进行投资之前完成，从而提高了可靠性，并避免了因具体设计失败而造成的损失。用复杂电子系统整体建模的术语来讲，系统级的建模语言具备以下的优势：
1)可以在同一个独一无二的设计环境中，同时考虑工程系统的模型(功能/行为描述) 与具体的电子硬件设计，并得到一系列CAD平台的广泛支持；
2)具有处理所有的抽象层次的能力；在电子控制器设计的各个阶段，都可对整体的模型进行仿真，并进行有针对性的片上系统实现；
3)快速的系统实现与相对较短的上市时间；
4)易于对人工智能进行硬件实现；
5)根据可重用的现代设计原则，产生通用的、可重用的模型或设计模块。
仿真结果对模型的行为验证是极其有价值的；但是在许多场合下，特别是决定投资并生产ASIC之前，仍然需要对控制器进行硬件验证才能提供所需要的信息。最便宜且最快速的设计并验证优化的数字控制器的方法就是，搭建一个包含可重复编程器件的原型机（样机），比如FPGA。这缩短了纠正任何设计问题的时间，并保证设计在永久的ASIC实现之前已经不含错误。原型机同样可以用来对系统的其它组件进行硬件测试。这种基于原型机的开发环境同样可以方便实现一种现代的，被成为硬件在回路测试（HIL）的方法。HIL使用基于硬件在回路的仿真系统，把被测电路的输出反馈到输入，并产生需要被反馈给被测电路做为输入的信号，从而允许对硬件电路的有效测试。这些信号与被HIL仿真系统代替并实时运行的子系统的输出类似。例如，Celoxica 公司的DK4设计套装，就允许使用Handel-C (与C语言类似的高级语言) 对一个电子系统进行功能建模。 Handel-C 根据具体的硬件目标，对设计进行编译，产生电子设计交换格式（EDIF）的输出（在设计过程中我们会发现，Synplify Pro 完成综合过程之后即输出符合 ISE 格式的 EDIF 网表）。Xilinx的布局与布线工具将EDIF格式转换成具体的电路布线, 从而允许快速将包含FPGA的硬件开发板付诸硬件实现。编译器还可以产生HDL格式的代码，以便和SoC设计中的其他硬件组件进行结合。平台抽象层的应用程序编程接口（API）提供了在不同的PLD/FPGA/ASIC 硬件目标平台上无需再对设计进行修正的可移植性。因此，Handel-C 可以被用作编程工具，然后使用Xilinx 的集成开发环境进行实时FPGA分析。整体建模方法结合HDL语言、 FPGA器件和有效的仿真与评价手段，在新型的、复杂的经典/神经/模糊等各种工业控制器的设计中表现出了巨大的优势。下面一篇博客日志中将讲述一下基于FPGA的工业控制器设计原则。