28nm嵌入式磁阻式随机存取内存（MRAM）即将问世

包括三星、东芝、海力士等公司的研究团队将在IEDM发表有关MRAM的最新发展。

在今年即将于美国加州举行的国际电子组件会议（IEDM）上，来自三星（Samsung）、东芝（Toshiba）、海力士（SK Hynix）等公司的研究团队预计将发表多项有关磁阻式随机存取内存（MRAM）的最新发展。

此外，三星的研发团队以及旗下LSI业务部门显然也将再次发表其致力于开发MEMS的最新成果。

三星将分别透过口头简报以及海报展示双管齐下的方式，介绍在28nm CMOS逻辑制造制程中嵌入8Mbit自旋传输（STT） MRAM等主题。在该公司发表的论文主题中，研究人员们将这种电路形容为具有「高度功能性且十分可靠」。在其摘要中并补充：该公司采用包括创新整合、材料堆栈与图案化技术等途径，成功地将垂直式磁穿隧接面（pMTJ）内存单元数组嵌入于铜金属后端，而不至于发生开路故障，同时，磁性能也并未发生严重退化现象。

这种pMTJ内存单元采用氧化镁/钴铁硼（MgO/CoFeB）堆栈，可在完全整合后达到180%的穿隧磁阻值。离子束蚀刻技术用于降低至低于1ppm的短路故障；有趣的是看到离子束蚀刻技术对于生产吞吐量的影响。此外，嵌入式MRAM宏具有侧面感应边界限制，信息储存在摄氏85度下可保留达10年。

依据制造经济来看，这可能是针对低功耗微控制器（MCU）和SoC进行选择的过程，因为它们具有切换和保留数据的能力。

而从独立式内存端来看，海力士与东芝的研发团队预计将在IEDM上发表首款4Gbit STT-MRAM。其发展是根据面积为9F2的内存单元，十分接近于DRAM内存的尺寸。该设计针对高隧电阻比而优化其pMTJ，因而需要低开关电流。此外，研究团队也将介绍克服与制程有关缺陷导致写入错误的各种技术。

Everspin Technologies Inc.在今年的Electronica展示基于1Gbit pMTJ的MRAM。

此外，同样值得注意的是，美国加州大学洛杉矶分校电子工程系教授Pedram Khalili-Amiri也是这款MRAM技术的共同作者。该主题并介绍电场控制MRAM与MRAM的电压控制等。

Pedram Khalili-Amiri同时也是Inston公司的共同创办人与技术长。Inston公司获得了两笔小型企业创新研究（SBIR）的赞助；其一是在2013年获得149，000美元，进行电场控制磁存储元件的研究——其非挥发性内存位的切换是由电压（而非自旋极化电流或磁场）进行，用于极低能量耗散的应用。

这些内存组件将用于磁电随机存取存内存（MeRAM），据称将可提供明显优于STT-MRAM的优势、高达100倍的能量效率、高达10倍的密度，以及低于10nm的可扩展性。

其次是2014年的一笔749，000美元赞助经费，用于开发电场控制非挥发性磁内存芯片与数组的原型。

编译：Susan Hong

（参考原文：IEDM： MagneTIc RAM debuts as 28nm embedded NVM，by Peter Clarke）