各种MRAM家族成员的挑战和前景

磁阻随机存取存储器 (MRAM) 是一种非易失性存储器技术，它依靠两个铁磁层的（相对）磁化状态来存储二进制信息。多年来，出现了不同风格的 MRAM 存储器，这使得 MRAM 对缓存应用程序和内存计算越来越感兴趣。

在本文中，我们讨论了各种 MRAM 家族成员的挑战和前景（包括自旋转移矩 (STT)、自旋轨道转矩 (SOT)、电压控制（VCMA-和 VG-SOT）和畴壁 MRAM） . 他们强调了imec 的主要作用，即开发兼容CMOS 的300mm 平台，将这些MRAM 技术提升到一个新的水平。

不断变化的记忆景观

内存是电子系统中的关键组件之一，它满足多种需求——从数据存储到缓存、缓冲，以及最近的（内存中）计算。几十年来，内存格局一直没有改变，从缓存到存储具有清晰的层次结构。靠近中央处理器 (CPU) 的快速、易失的嵌入式静态随机存取存储器 (SRAM) 是主要的存储器。芯片上还有主要采用 SRAM 或嵌入式动态随机存取存储器 (DRAM) 技术制造的更高缓存存储器。在离 CPU 较远的片外，您将主要找到用于工作存储器的 DRAM 芯片、用于存储的非易失性 NAND 闪存芯片以及用于长期存档应用的磁带。一般来说，远离 CPU 的内存更便宜、更慢、更密集且易失性更小。

尽管内存密度有了很大提高，但所有这些内存都在努力跟上逻辑芯片不断提高的性能和巨大的数据增长率。这推动了对独立和嵌入式应用的替代内存技术的探索。新兴选项包括用于缓存级应用的新技术、改进 DRAM 设备的新方法、填补 DRAM 和 NAND 技术之间差距的新兴存储类存储器、改进 3D-NAND 存储设备和归档类型应用程序的解决方案。这些新兴存储器之一是磁阻随机存取存储器 (MRAM)。

MRAM 研究的早期阶段：从实验室到太空……

DRAM 和 NAND 闪存等传统存储器利用电荷来存储二进制数据（0 或 1），而 MRAM 则利用铁磁层的集体磁化状态。其核心元件是磁性隧道结（MTJ），其中薄介电层夹在磁性固定层和磁性自由层之间。通过切换自由铁磁层（MRAM 位单元的“存储”层）的磁化来执行存储单元的写入。读取时，MTJ 的磁阻是通过将电流通过结来测量的。该隧道磁阻 (TMR) 可以高或低，取决于自由层和固定层的磁化的相对方向（即平行或反平行，因此为 1 或 0）。

图 1：MRAM TMR 读取 *** 作的原理。

MRAM 肯定不是一项新技术：它的发展可以追溯到几十年前。第一个实现（例如切换模式 MRAM）依赖于磁场驱动的切换，其中施加外部磁场来切换和写入存储位单元。该场是通过使电流通过铜线产生的。这是一个很好的工程，但磁场感应的切换无法扩展到更小的尺寸——因为实现所需磁场所需的电流随着电流线尺寸的减小而增加。该技术永远无法实现高密度 MRAM 应用，因此仅限于一些利基应用，例如空间——它仍在使用中。在空间应用中，可以充分发挥磁场驱动技术的巨大优势：

多年来，已经提出了编写该技术的新方法——包括热辅助开关——但到目前为止还没有取得任何巨大的商业成功。

……以及（利基）市场

大约 20 年前，随着自旋转移矩 MRAM (STT-MRAM) 的发明，MRAM 的商业化迈出了重要一步。除了经典的 MRAM，STT-MRAM 使用电流来感应自由磁层的切换。通过使电流通过固定磁性层，可以产生自旋极化电流——它具有更多的自旋向上或向下旋转的电子。如果这种自旋极化电流被引导到自由铁磁层，角动量可以转移到该层（“自旋转移力矩”），从而改变其磁取向。

第二个突破来自材料方面，当时引入了铁磁 CoFeB 作为固定和自由磁性层的材料，并引入了 MgO 作为介电势垒。使用这些材料提高了器件效率，主要是在更高的隧道磁阻方面。经过多年的研究，第一批基于 STT-MRAM 的产品于 2015 年左右上市，首先作为 DRAM 和固态驱动器 (SSD) 的非易失性缓冲器，后来作为嵌入式闪存的替代品。从那时起，主要的代工厂和工具供应商一直在向（嵌入式）STT-MRAM 投入大量研发资源。

STT-MRAM 取代 SRAM 高速缓存？

高速缓存通常是一种非常小的内存类型，它位于靠近处理器的位置，以实现对数据的快速访问。这种类型的内存通常组织为不同缓存级别的层次结构。高速缓冲存储器的作用通常由高速、易失的 SRAM 来填补。多年来，通常由 6 个晶体管组成的 SRAM 位单元已被缩减以增加内存密度，从而提高缓存的容量。但在 10nm 技术节点以下，由于存储器不活动时功耗增加（泄漏）和可靠性问题，SRAM 缩放变得非常具有挑战性。

在多年的 MRAM 研究中，STT-MRAM 已被提出作为缓存 SRAM 的有前途的替代品——这一演变将使 STT-MRAM 能够突破利基市场。它本质上是非易失性的，这意味着即使在系统关闭时它也会保留数据。这有效地解决了 SRAM 存储器在不活动时“泄漏”能量的问题。STT-MRAM 存储单元也比 SRAM 单元小得多。

在 2018 年 IEEE IEDM 会议上，imec 展示了在 5nm 技术节点 [1] 引入 STT-MRAM 作为最后一级 (L3) 高速缓存的可行性。基于设计技术协同优化和硅验证模型的分析表明，STT-MRAM 可以满足高性能计算领域对末级缓存的性能要求。此外，STT-MRAM 单元仅占用 SRAM 宏的 43.3% 的区域，并且发现 STT-MRAM 与用于高密度存储单元的 SRAM 相比更节能。

图 2：不同尺寸的 SRAM 和 STT-MRAM 之间的能量比较

不幸的是，该技术被证明不足以将 *** 作扩展到更快、更低级别的缓存 (L1/L2)。首先，与 SRAM 相比，写入过程仍然相对低效且较长，对切换速度（不快于 5ns）造成了固有的限制。其次，速度增益需要增加流过 MTJ 的电流，因此需要通过薄介电势垒。这会施加严重的压力并导致设备的耐用性降低。这些可靠性问题与快速开关速度下的能量增加相结合，使得 STT-MRAM 存储器不适合 L1/L2 高速缓存 *** 作——这需要亚纳秒的开关速度。

因此，半导体行业一直在寻找解决这些问题的方法，从而产生新的 MRAM 风格。它们都依赖于读取位单元的相同机制（即，通过测量 TMR），但写入存储单元的方式不同。根据编写机制，这些新风格（下文讨论）在以下指标中的至少一项表现更好：可靠性、速度、功耗和/或面积消耗。

除了探索架构和材料方面的创新外，imec 的主要作用是通过开发与 CMOS 兼容的基于 300mm 的集成流程，使这些 MRAM 风味易于制造。该团队的重点是具有垂直磁化的 MRAM 类型的设备，因为与平面内磁化技术相比，它具有更好的缩放潜力。

SOT-MRAM：可靠、快速、节能，但体积大

从架构的角度来看，STT 和自旋轨道扭矩 (SOT)-MRAM 器件之间的主要区别在于当前的注入几何形状。在 STT-MRAM 设备中，写入内存所需的电流被垂直注入 MTJ。对于 SOT-MRAM，电流注入是在平面内执行，在相邻的 SOT 层（通常是重金属）中。在物理学方面，切换自由层现在依赖于轨道角动量从重金属电子到磁存储层的转移——进一步得到霍尔效应和 Rashba 相互作用的帮助。主要优势？由于当前的注入几何结构，读取和写入路径现在解耦，显着提高了设备​​的耐用性和读取稳定性。它还消除了 STT-MRAM 器件中固有的切换延迟。

虽然 SOT-MRAM 器件的 *** 作已在实验室中得到验证，但 imec 在 2018 年率先展示了使用 CMOS 兼容工艺在 300mm 晶圆上全面集成 SOT-MRAM 器件模块。这也使团队能够比较 SOT 和 STT 开关行为，这些设备是在同一个 300 毫米晶圆上制造的。虽然 STT-MRAM *** 作期间的开关速度被限制为 5ns，但在 SOT-MRAM *** 作期间证明了低至 210ps 的可靠切换。SOT-MRAM 器件表现出出色的耐用性（>5×10 10）和低至 300pJ 的 *** 作功率。在这些器件中，磁性隧道结由 SOT/CoFeB/MgO/CoFeB/SAF 垂直磁化叠层组成，使用 β 相钨 (W) 作为 SOT 层。[2]

在 VLSI 2019 上，该团队提出了一项关键创新，可以进一步提高 SOT-MRAM 器件的可制造性：无场开关 *** 作，以消除写入 *** 作期间对外部磁场的需求 [3]。需要磁场来打破对称性并确保确定性磁化切换。到目前为止，这个领域是从外部引发的，为 SOT-MRAM 器件的实际使用提出了主要障碍。Imec 的解决方案包括在硬掩模中嵌入铁磁体，用于塑造 SOT 层。使用这种铁磁体，在磁隧道结的自由层上会产生一个小的均匀平面内场。该方法被证明是可靠的，同时保留了 SOT-MRAM 器件的亚 ns 写入。此外，

图 3：具有 Co 磁性硬掩模的 SOT 无场开关 MTJ 的横向 TEM 横截面图

对可制造性的另一个关注与热预算有关：处理磁性层的热预算必须与整体制造流程兼容。在 VLSI 2021 上，imec 展示了一种与后端 (BEOL) 兼容的 SOT 器件，该器件采用了一种新的自由层设计，为增加内存的保留时间提供了更大的灵活性 [4]。

尽管这些结果为解决最低缓存级别的 SRAM 替换开辟了道路，但 SOT-MRAM 仍然存在一个主要缺点：面积消耗。虽然具有柱状结构的 STT-MRAM 是一个两端器件，但 SOT-MRAM 是一个三端器件 - 将两个晶体管合并到一个单位单元和一个相对较大的选择晶体管（以适应写入所需的相对较大的电流）设备）。因此，需要在密度缩放方面进行创新，使其成为 SRAM 在低级缓存应用中的真正竞争对手。

VCMA-MRAM：超低功耗冠军

压控 MRAM *** 作已被探索为进一步降低 STT-MRAM 功耗的一种方式。虽然写入 STT-MRAM 存储单元是通过电流来执行的，但电压​​控制的磁各向异性 (VCMA)-MRAM 使用电场（因此是电压）进行写入 *** 作 - 能耗要低得多。将自由层从平行状态 (P) 切换到反平行状态 (AP)（反之亦然）需要两个基本组件：电场（穿过隧道势垒）以消除能量势垒，以及外部平面内用于实际 VCMA 切换的磁场。

尽管在功耗方面很有希望，但这种类型的 MRAM 通常存在写入速度相对较慢的问题。慢速写入 *** 作与 VCMA-MRAM 器件的单极性特性有关：从并行转换到反并行 (P-AP) 状态需要相同极性的写入脉冲，就像从反并行转换到并行一样（ AP-P) 状态。因此，在写入之前需要“预读”存储单元以了解其状态——这一序列显着减慢了写入 *** 作。

2020 年，imec 引入了一种独特的确定性 VCMA 写入概念，该概念避免了预读的需要：通过在能垒中产生偏移，为 A-AP 和 AP-P 转换引入了不同的阈值电压。这种偏移是通过在 VCMA 堆栈设计中实现一个小的（例如 5mT）偏移磁场 (B z,eff ) 来实现的。[5]

图 4：(a) Bz,eff 的能量图，用于建议的确定性写入，其中 AP 状态比 P 状态更稳定；(b) 保留 (Δ) 作为 Bz,eff 的函数。

作为第二项改进，imec 在磁性隧道结的顶部嵌入了磁性硬掩模。这消除了 VCMA 切换期间对外部磁场的需求，从而提高了设备​​的可制造性，而不会降低其性能。[5]

所产生的器件是使用 imec 的 300mm 最先进的技术基础设施制造的，证明了它们与 CMOS 技术的兼容性。可靠的 1.1GHz（或 ns 级速度）无外部磁场 VCMA 开关在仅 20fJ 写入能量的情况下得到证明。已经实现了246%的高隧道磁阻和超过10 10的耐久性。这些改进使 VCMA-MRAM 的性能超越了 STT-MRAM *** 作，使这些器件成为高性能、超低功耗和高密度存储器应用的理想选择。

剩下的主要挑战之一与增加 VCMA 效应的幅度有关。使用当前材料集，只能切换低保留（数天到数周）的自由层。切换高保留自由层需要更高的 VCMA 效应，这仍然需要材料突破。在 imec 已建立的 300mm VCMA-MRAM 平台上积极探索这一领域。

VG-SOT 承诺拥有一切

最近，提出了一种新的写入方案，它结合了 VCMA 和 SOT 效应的优点：电压门辅助自旋轨道扭矩 MRAM 器件 (VG-SOT MRAM)。在这样的设备中，SOT 效应再次负责切换自由层。但是 VCMA 顶门现在协助其 *** 作，充当 MTJ 选择器。选择是通过施加电压来执行的，该电压随后会改变自由层的稳定性，从而改变其保持力。有了这个概念，人们现在可以想到一种多柱单元结构（在一条公共 SOT 线上有多个 MTJ 柱），其中一个 VCMA 顶栅选择写入哪一个。这一概念有望解决经典 SOT 技术的密度限制，该技术要求每个位单元有一个大的选择器。此外，与传统的 SOT 一样，VG-SOT 能够在亚纳秒范围内实现快速切换。因此，VG-SOT 具有在任何类别的高速缓存中发挥作用的所有功能——有望实现真正的统一高速缓存。

但工业采用的道路还很漫长。该设备制造复杂，其在多柱结构中的全部功能仍有待展示。Imec 正在逐步实现这一目标。使用垂直 MTJ 构建块，单个 3 端子器件上的 VG-SOT 概念已经可以在 300 毫米晶圆上成功演示。Imec 现在正致力于证明采用 CMOS 兼容工艺步骤制造的多柱器件结构的全部功能。

与独立的同类产品相比，VG-SOT 器件概念降低了对 SOT 和 VCMA 效率的材料特性要求。尽管如此，创新仍需要来自材料方面，以使设备更高效。正在探索具有更高自旋轨道转移效应的新材料用于 SOT 层，旨在降低能耗。此外，正在寻找具有更大 VCMA 系数的材料。该系数决定了施加电压时您改变保留的程度。此外，为了进一步提高 TMR 读数，对 MTJ 叠层中 MgO 替代品的基础研究具有高度相关性。

图 5：单柱和多柱 VG-SOT 运行原理

(VG-)SOT MRAM 用于模拟内存计算的潜力

VCMA 辅助多柱 SOT-MRAM 也被认为是实现用于模拟内存计算的多级深度神经网络权重的有趣候选者。

深度学习是机器学习的一个子集，其中人工神经网络——受人脑启发的算法——从大量数据中学习。神经网络包含一系列对输入数据进行转换的隐藏层。正是在这些隐藏层的节点内应用了权重，网络内的可学习参数可以转换输入数据。模拟内存计算是实现神经网络权重的一种很有前途的架构解决方案。为此目的，正在探索不同类型的存储器，包括具有大电阻值的低功率、非易失性电阻存储器。

SOT-MRAM 承诺满足这些要求。由于独立的写入和读取路径，可以增加 MTJ 堆栈的电阻而不影响写入路径。这样，可以获得非常大的电阻——因此，通过隧道结的电流非常低——可以获得。当使用多柱 SOT-MRAM 结构时，现在可以汇总来自不同 MTJ 柱的电流（实际的内存计算）。该总电流生成用作输入信号权重的模拟信号。由于来自不同 SOT-MRAM 单元的各个电流足够低，因此最终的累加电流仍然可行。

在 VLSI 2021 上，imec 首次展示了使用多柱 SOT-MRAM（具有选择性 VCMA 辅助写入）实现多级深度神经网络权重的可行性。在实验中，在一个 SOT 轨道上具有四个支柱的设备已被用于实现具有九个级别的权重。[6]

Outlook：域墙设备

从长远来看，imec 探索了其他更奇特的 MRAM 设备实现，这些实现承诺更高密度的 MRAM 位单元：畴壁设备。在这些设备中，输入信息被编码在磁畴壁中，磁畴壁是分隔具有不同磁化强度的区域的界面。该器件通过使用畴壁沿磁轨的运动来 *** 作。这种运动可以通过自旋轨道扭矩来控制。在这样的结构中，并不是每个位单元都需要一个读出传感器，因为畴壁本身可以路由到读出单元——这些读出单元只安装在几个选定的位置。因此，可以实现有限数量的读出，从而显着增加存储器的密度。

到目前为止，由于 缺乏在纳米尺度上读写它们的电子手段，无法通过实验证明完整的功能畴壁器件。Imec 可以首次展示完全运行的纳米级畴壁器件（在 300 毫米晶圆上制造），使用专门设计的垂直 MTJ 进行电子读写。最近在 Nature Electronics [7] 中描述了这项研究的结果。

除了高存储密度之外，将畴壁设备用于存储应用还有第二个优势。畴壁器件——以自旋力矩多数门的形式——也被认为是高性能逻辑应用的进一步选择。但是你需要一个逻辑和内存可以紧密结合的平台。畴壁存储器可以在那里发挥重要作用，因为您可以潜在地将逻辑和存储器连接到相同的磁轨上。

结论

多年来，出现了不同风格的 MRAM 存储设备，以权衡写入速度、可靠性、功耗和面积消耗。根据它们的具体特性，它们针对不同的应用，例如，用于嵌入式闪存和末级高速缓存的 STT-MRAM，用于低级高速缓存的 SOT-MRAM，用于超低功耗应用的 VCMA-MRAM，最后是 VG- SOT MRAM 作为终极统一高速缓存存储器，还具有用于内存计算的有趣特性。

近年来，imec 与其在内存领域的合作伙伴一起，通过开发可制造的、与 CMOS 兼容的制造工艺，在成熟这些 MRAM 类型的设备方面取得了良好的记录。为了将这些探索性设备提升到一个新的水平，imec 邀请大学、研究机构以及材料和设备供应商就这些下一代存储技术进行合作。

　　审核编辑：汤梓红