zynq7000上怎样实现识别二维码

Zynq系列是赛灵思公司（Xilinx）推出的行业第一个可扩展处理平台，旨在为视频监视、汽车驾驶员辅助以及工厂自动化等高端嵌入式应用提供所需的处理与计算性能水平。该系列四款新型器件得到了工具和IP 提供商生态系统的支持，将完整的 ARM® Cortex™-A9 MPCore 处理器片上系统 （SoC） 与 28nm 低功耗可编程逻辑紧密集成在一起，可以帮助系统架构师和嵌入式软件开发人员扩展、定制、优化系统，并实现系统级的差异化。

实际上，Zynq就是两大功能块：双核Arm的SoC和FPGA。根据Xilinx提供的手册，PS： 处理系统 （Processing System） ， 就是与FPGA无关的ARM的SOC的部分。PL： 可编程逻辑 （Progarmmable Logic）， 就是FPGA部分。这有点像xilinx以前推出的powerPC+FPGA平台。下图为官方文档中介绍的ZYNQ内部结构。

从图中可以看到，ZYNQ的绝大多数外设都是PL逻辑部分相连，比如说GPIO，IIS，XADC等等，所以如果我们要使用这些外设的话必须在PL逻辑部分对其进行配置。OK，下面我们就以一个简单的例子来看看如何使用PL和PS进行交互。在下面的例子中，我们通过设置8个开关来对应点亮8个LED灯。

首先打开XPS，由于XILINX内部已经帮我们做好了GPIO部分的IP核，所以我们只需要直接使用即可（如果要用自己的ip核，则可以使用ISE先把IP核写好再导入进来）。新建立一个工程，选择“Create New Project Using Base System Builder”，

填好项目工程文件的路径，其它不需要更改，直接点OK

由于我们用的就是ZEDBOARD，所以在这里我们选择的是ZYNQ开发板，直接点击NEXT，

该界面表示当前工程里已经默认把GPIO和4位的led包含进去了，由于我们这里和光放的ZYNQ开发板还有点差别，所以就不需要这些默认设置了，直接选中点击REMOVE，最后点击FINISH完成工程的建立。

双击图中所示的AXI General Purpose IO，添加该IP核到ZYNQ中，注意在Width中选择8，表示当前的GPIO的宽度为8，当然如果你需要更宽也可以进行其它设置，但最多不能超过32 位。我们这里的SW开关和LED都为8个，所以我们把宽度设置为8一路点击OK按钮，把该IP核加入到工程中。

由于我们有SW开关和LED两个外设并且一个为输入一个为输出，所以还需要按照同样的方法再添加一个GPIO核。完成添加后看右边的BUS INTERFACES，可以看到GPIO 0和GPIO1均添加到了系统中。

点击PORT栏，进入到端口设置部分，在这里我们把一个GPIO设置为输出，它与8个LED灯相连，另外一个设置为输入，它与8个SW开关相连。完成设置后的结果如下图所示

下面就是编辑约束文件，给定义的端口分配管脚了，

双击project栏中的UCF，打开约束编辑（在这里有个问题，难道ISE142中没有专门的约束编辑器吗？），输入以下内容

上面表示8个LED等，下面表示8个SW按键，注意，在DS中，8个SW按键是连接到VCC_ADJ上的，所以我们这里使用LVCMOS18电平标准。完成这些设置后，依次点击Generate BitStream和Export Design按钮，完成流配置文件的生成和导出到SDK中。

上面就是PL部分的配置了，下面我们就根据PL的配置来进行PS部分的编程。打开SDK工具，新建工程（具体如何新建可以参考ZedBoard_CTT_v141文档，该文档在ZEDBOARDorg网站上有下载）后更改其中的main函数为以下形式

点击编译，成功生成ELF文件后即可进行下载，当然在下载ELF文件前还要先把FPGA的配置下载进去。

总结一下，zynq虽然是一个新的东西，但它的基本开发流程和开发原理和xilinx以往的产品基本一样，ISE，XPS，SDK等等的使用方法也基本相同，所不同的是，ZYNQ系列中包含了两个ARM核，极大的提高了系统的性能。

步骤：

1 首先在vivado SDK中分别建立两个工程

注意：如上图所示，Core0 工程建立时选择ps7_cortexa9_0, Core1 工程建立时选择ps7_cortexa9_1

完成后如下图所示：

2配置Core1即从核中的BSP文件

在下图中画圈处，配置：-DUSE_AMP=1

3 配置Core0和Core1的DDR空间分配

通过修改lscriptld文件中的内容，可以改变在存储器中的执行位置，

因为ELF文件是加载到DDR中执行的，所以两个DDR地址不能重合

Core0的配置 ：画圈处 栈空间也要分配，防止溢出

Core1配置

4 建立FSBL文件，并配置mian()文件

配置main() 跟第三步中的DDR空间配置有关

在FSBL的src中找到mainc文件打开，在里面添加下面一段代码，用于启动CPU1：

#define sev() __asm__("sev")

#define CPU1STARTADR 0xFFFFFFF0 //Core1 DDR配置中的SIZE大小

#define CPU1STARTMEM 0x10000000 //Core1 DDR配置中的起始地址

void StartCpu1(void)

{

#if 1

Xil_Out32(CPU1STARTADR, CPU1STARTMEM);

dmb(); //waits until write has finished

sev();

#endif

}

将上面的代码在main()中添加到：

Load boot image的位置，将CPU1的启动函数，放置于此位置，改动后的代码段如下：

5 生成mcs文件和烧写mcs文件到QSPI Flash

单击‘Core1’，选择Xilinx Tools –> Create zynq boot image，选择Add，选择文件…/ Core1/Debug/ Core1elf,点击打开。然后选择Core1elf, Core0elf在Core1elf上面。然后在Output pach后面把bootbin修改为Bootmcs。然后点击 Create Image

选择Core0

选择文件生成存储地址

选择MCS

画圈处是添加的文件

顺序为：FSBLelf bit文件 Core0elf Core1elf

点击Create Image 生成mcs文件

6 完成 *** 作 将 MCS 文件烧写进板子里

bin文件用来烧写到SD卡，mcs文件用来烧写到QSPI flash中 ，

选择Xilinx Tools –> Program Flash，在Image File后面选择刚才生成的Bootmcs文件，Offset为0x0，Flash Type为qsip_single。勾选Blank check after erase和Verify after flash。检查开发板上电和连线状况，然后点击Program

使用XilinxSDK开发zynq，如果不注意修改堆栈大小，运行会直接卡死崩掉。因为SDK开发属于裸机程序开发了，内存需要自己管理，而带系统的由系统管理。

首先在声明变量的时候在后面增加attribute，然后在LinkerScript里面做如下修改：双击打开lscriptld，在GUI的AvailableMemoryRegion里面增加需要的内存区域。当然这一步也可以直接用TextEditor编辑lscriptld完成。右键单击lscriptld，单击OpenWith->TextEditor。在其中增加matrix的定义。

以上就是关于zynq7000上怎样实现识别二维码全部的内容，包括:zynq7000上怎样实现识别二维码、zynq 如何写driver、xilinxsdk中linkerscript的内存范围如何设置等相关内容解答，如果想了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！