VHDL半加器和全加器的程序都有，但如何将半加器合并到全加器中

1位全加器是由2个1位半加器和1个或门构成的。

如果你已经有1位半加器的描述文件了(.vhd)，那么就在1位全加器的描述中，用2个元件例化语句描述2个半加器，然后用1个信号赋值语句描述1个或门就行了。

全加和∑i

向高位的进位Ci

低位送进来的进位Ci

输入量输出量用半加器构成..采用一个符号位判断:

即:当两个同号数相加,若所得结果与两数符号不同

一个半加法器可通过一个异或门实现。

半加器是实现两个一位二进制数加法运算的器件。它具有两个输入端(被加数A和加数B)及输出端Y。 是数据输入被加数A、加数B，数据输出S和数(半加和)、进位C0。A和B是相加的两个数，S是半加和数，C是进位数。

输入和输出：

半加器有两个输入和两个输出，输入可以标识为A、B，输出通常标识为求和（Sum）和进位（Carry）。输入经异或（XOR）运算后即为S，经和（AND）运算后即为C。

半加器有两个二进制的输入，其将输入的值相加，并输出结果到和（Sum）和进位（Carry）。半加器虽能产生进位值，但半加器本身并不能处理进位值。

---