串行进位加法器电路和超前进位加法器有何区别,它们各有什么优点?

串行加法进位从最低位进到最高位，即整个进位是分若干步骤进行的。优点 ，电路结构简单。缺点，运算速度慢。超前进位的所有位数进位是同时完成的。一个CP脉冲就能完成整个进位过程。优点，运算速度快，缺点，电路复杂。

实验目的：1.了解掌握串行加法器，并行加法器的原理 2.熟悉logisim软件的使用 3.熟悉封装 *** 作，将4位加法器扩展为32位实验要求：将4位加法器扩展成为并行和串行的32位加法器 1、熟悉logisim软件的基本 *** 作 2、设计一位全加器 3、拓展为四位全加器 4、拓展为32位全加器 原理： 串行进位全加器可对两个多位二进制数进行加法运算，同时产生进位。两个二进制数相加时，较高高位相加时必须加入较低位的进位项（Ci），以得到输出为和（S）和进位（C0）1、实现设计封装一位全加器 2、实现设计封装四位全加器 3、实现8位、16位、32位串行加法器；4位、32位并行加法器的实现。Logisim软件1、设计封装一位全加器 2、4个一位全加器串联形成四位全加器，并进行封装 3、8个四位全加器串联形成32位串行进位全加器

1、中央处理器（CPU）两大功能部件：运算器、控制器

         运算器的主要功能是进行逻辑运算和算数运算，由算数逻辑单元和若干存储器组成。

         运算器的核心部件是算数逻辑单元（ALU）

         算数逻辑单元的基本结构是超前进位加法器

2、半加器&全加器、串行进位加法器&并行进位加法器（串行进位并行加法器、超前进位加法器）

         半加器和全加器都是一位数相加的逻辑器件。

         加法器是多位二进制数码相加的逻辑器件（由一个或多个全加器组成）。

3、半加器不考虑进位输入、全加器考虑进位输入。

         与或非门实现。

         由于全加器的输出和进位都满足对偶关系（当输入都取反时，输出也都取反），所以全加器的正逻辑与负逻辑的逻辑图完全相同（原变量输入产生原变量输出，反变量输入产生反变量输出）。

         要会计算延时：输入变量>4时，与或非门的延时为1.5，其他门延时均为1

4、串行加法器：一个全加器和一个保存进位的触发器（进位输出送至进位输入）

         并行加法器完成全字长两位数相加只需一步。（N位数值1位符号）需要n+1个全加器。

         串行进位并行加法器（行波进位加法器）：n个全机器首位相连，每一级的进位输出连到相邻高位的进位输入上，每一级进位输入直接依赖于前一级进位。

         超前进位加法器

5、超前进位加法器（先行进位加法器、并行进位加法器、同时进位加法器）：使较高位的进位与比他低的进位同时形成。

         加法器的速度直接影响着ALU的速度，提高加法器的速度，关键在于加速进位的传递和减少进位传递的延迟级数。

         与或非实现4位一组的超前进位加法器：X、Y反变量输入，C(i-1)原变量输入，G、P原变量输出，C(i)反变量输出。

         负逻辑：G、P的地方换一下，形式同。X、Y原变量输入、C(i-1)反变量输入，G、P反变量输出，C原变量输出。

6、16位加法器à 二级分组超前进位加法器——组内并行，组间串行

         一级分组的小组看成位，最高一位进位称为小组进位CI。

         小组进位生成函数GI、小组进位传递函数PI，只与Gi、Pi有关，与Ci-1无关，需一级延时。

         正负逻辑交替

         中组超前进位公式与前一组的超前进位公式形式完全相同。

7、算数逻辑运算单元ALU

         组合逻辑电路

         ALU的基本逻辑结构：超前进位加法器。

         通过改变加法器的进位产生函数和进位传递函数来获得多种运算能力。

         组内并行进位，产生全部4位进位，同时产生小组进位生成与传递函数。

         M控制逻辑运算or算数运算。S3、S2、S1、S0实际控制着具体的运算功能（实际控制着G和P）。

---