用3线8线译码器74LS138和与非门设计三人表决器。

与非门用74LS20，四输入与非门。

0表示否定。

011

101

110

111四种情况表决通过。。

A

B

C代表3个人，然后简化1表示赞成

扩展资料：

用一块3线-8线译码器74LS138可以组成任何一个三变量输入的逻辑函数，任意一个输入三变量的逻辑函数都可以用一块3线-8线译码器74LS138来实现。因为任意一个组合逻辑表达式都可以写成标准与或式的形式，即最小项之和的形式，而·块3线-8线译码器74LS138的输出正好是二变量最小项的全部体现。

参考资料来源：百度百科-74LS138

两种数据分配器的电路如下图所示：

当把 D 接入到 /STB，这是低电平有效的控制端，所以，

D 输入低电平，即可实现译码及分配。

而 74138 是低电平输出，这就和 D 输入的，相同。

这就是原码输出。

当把 D 接入到 STA，这是高电平有效的控制端。

D 输入高电平，即可实现译码及分配，输出对应的低电平。

这就是反码输出。

首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器

全加器有3个输入端：a,b,ci；有2个输出端：s,co

与3-8译码器比较,3-8译码器有3个数据输入端：A,B,C；3个使能端；8个输出端,OUT(0-7)

这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端,即3-8译码器的输入A、B、C分别对应全加器的输入a,b,ci；将3-8译码器的3个使能端都置为有效电平,保持正常工作；这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系

现在写出全加器和3-8译码器的综合真值表：

（A/a,B/b,C/ci为全加器和译码器的输入,OUT为译码器的输出（0-7）,s为加法器的和,co为加法器的进位输出）PS:假定译码器的输出为高电平有效

A/a B/b C/ci OUT s co

0 0 0 0 0 0

0 0 1 1 1 0

0 1 0 2 1 0

0 1 1 3 0 1

1 0 0 4 1 0

1 0 1 5 0 1

1 1 0 6 0 1

1 1 1 7 1 1

根据上面的真值表,可以设计出电路图：

将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入,或门的输出作为加法器的和；将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入,或门的输出作为加法器的进位输出即完成了加法器的设计

回过头来分析：

当加法器的输入分别为：a=1,b=0,ci=1时,对应3-8译码器的输入为A=1,B=0,C=1,这是译码器对应的输出为OUT(5)=1,其余的为0,根据上面设计的连接关系,s=0,co=1,满足全加器的功能,举其他的例子也一样,所以,设计全加器的设计正确

令74LS138的三个选通输入依次是ABC。

Y1=AC的话 列出真值表，当duABC=101或者111的时候 Y1=1。  当ABC=101时，译码器选zhi择Y5(即此时Y5输出0，其余输出1)  将Y5和Y7接到门电路的与非门即可。Y2，Y3的实现同理

Y2好像可以化简 A先跟BC取异或再跟BC取与 。A跟BC两项都取0输出才为0   最后接法是将Y3到Y7的5个输出接入与非门。

译码是编码的逆过程，在编码时，每一种二进制代码，都赋予了特定的含义，即都表示了一个确定的信号或者对象。

把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码 *** 作的电路称为译码器。或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。

扩展资料：

在所有参数的逻辑值为真时返回TRUE(真)；只要有一个参数的逻辑值为假，则返回FALSE(假)。

语法表示为：AND(Logical1，logical2，…)。参数Logical1，logical2，…为待检验的1～30个逻辑表达式，它们的结论或为TRUE(真)或为FALSE(假)。参数必须是逻辑值或者包含逻辑值的数组或引用，如果数组或引用内含有文字或空白单元格，则忽略它的值。如果指定的单元格区域内包括非逻辑值，AND将返回错误值“#VALUE！”。

参考资料来源：百度百科-逻辑函数

以上就是关于用3线8线译码器74LS138和与非门设计三人表决器。全部的内容，包括:用3线8线译码器74LS138和与非门设计三人表决器。、请用3线-8线译码器74138实现原码和反码两种输出的8路数据分配器、用3/8译码器74LS138和门电路构成全加器,写出逻辑表达式,画出电路图,等相关内容解答，如果想了解更多相关内容，可以关注我们，你们的支持是我们更新的动力！