如何用74ls153设计全加器？

用 74LS153 设计一个一位全加器。

－－－－－－－－－－－－－－－－－－

1. 根据全加器的功能要求，写出真值表。

　全加器功能： C_S = X + Y + Z。

　真值表，放在插图中了。

　（用数据选择器设计时，卡诺图、化简、逻辑表达式，都是不需要的。）

2. 选定输入输出接口端。

　A、B，连接两个输入变量 Y、Z；

　D0～D3，用于连接输入变量 X；

　1Y，作为和的输出端 S；

　2Y，作为进位的输出 C。

3. 分析真值表，确定各数据端的输入。

　S：

YZ=00 时，S 等于 X，所以，应把 X 接到 1X0；

YZ=01 时，S 等于 /X，所以，应把 /X 接到 1X1；

YZ=10 时，S 等于 /X，所以，应把 /X 接到 1X2；

YZ=11 时，S 等于 X，所以，应把 X 接到 1X3。

　C：

YZ=00 时，C 等于 0；

YZ=01 时，C 等于 X；

YZ=10 时，C 等于 X；

YZ=11 时，C 等于 1。

4. 画出逻辑图。

　根据前面的分析，除了 74LS153，还需要一个非门。

用 153 设计电路，在分析各个输入端是什么信号时，只需使用真值表。

因为不是用逻辑门设计电路，所以，卡诺图、逻辑表达式，都是不需要的。

有人，列出了“全加器的逻辑表达式”，明显是冒充内行。

无法用与或非门设计一位全加器，因为一位全加器是用门电路实现两个二进制数相加并求出和的组合线路。它只能利用门电路实现，而无法用与或非门实现。

全加器本位加数 A，B 来自低位的进位Ci 构成了输入本位输出S，相高位的进位Co,构成全加器的输出。 S=A异或B异或Ci   ，Co=AB+BCi+ACi。

全加器是能够计算低位进位的二进制加法电路。与半加器相比,全加器不只考虑本位计算结果是否有进位,也考虑上一位对本位的进位,可以把多个一位全加器级联后做成多位全加器。

如果要实现多位加法可以进行级联，就是串起来使用；比如32位+32位，就需要32个全加器；这种级联就是串行结构速度慢，如果要并行快速相加可以用超前进位加法。

扩展资料：

显示了一个全加器由两个异或门、三个与门、一个或门构成(或者可以理解为两个半加器与一个或门的组合)。S1、T1、T2、T3则是门与门之间的连线。代码显示了用纯结构的建模方式，其中xor、and、or是VerilogHDL内置的门器件。

以xorx1(S1,A,B)该例化语句为例：xor表明调用一个内置的异或门，器件名称xor，代码实例化名x1（类似原理图输入方式）。括号内的S1，A，B表明该器件管脚的实际连接线（信号）的名称，其中A、B是输入，S1是输出。

参考资料来源：百度百科-全加器

无法用与或非门设计一位全加器，因为一位全加器是用门电路实现两个二进制数相加并求出和的组合线路。它只能利用门电路实现，而无法用与或非门实现。

扩展资料：

一位全加器的作用特点：

一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。

门电路的特点：

从逻辑关系看，门电路的输入端或输出端只有两种状态，无信号以“0”表示，有信号以“1”表示。也可以这样规定：低电平为“0”，高电平为“1”，称为正逻辑。

反之，如果规定高电平为“0”，低电平为“1”称为负逻辑，然而，高与低是相对的，所以在实际电路中要先说明采用什么逻辑，才有实际意义。

门电路可以有一个或多个输入端，但只有一个输出端。门电路的各输入端所加的脉冲信号只有满足一定的条件时，“门”才打开，即才有脉冲信号输出。

从逻辑学上讲，输入端满足一定的条件是“原因”，有信号输出是“结果”，门电路的作用是实现某种因果关系──逻辑关系。

门电路可用分立元件组成，也可做成集成电路，但目前实际应用的都是集成电路。

参考资料来源：百度百科-全加器

---