什么是全加器，全减器，半加器，半减器

1、全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。

2、全减器是两个二进制的数进行减法运算时使用的一种运算单元，源宴凳最简单的全减器是采用本位结果和借位来显示，二进制中是借一当二，所以可以使用两个输出变量的高低电平变化来实现减法运算。同时，全减器可以采用74LS138三线—八线译码器实现。

3、半加器电路是指对两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。 是实现两个一位雹旅二进制数的加法运算电路。

4、减法电路是基本集成运放电路的一种，减法电路可以由反相加法电路构成，也可以由差分电路构成。基本集成运放电路有加、减、积分和微分等四种运算。一般是由集成运放外加反馈网络祥基所构成的运算电路来实现。

扩展资料：

半加器有两个输入和两个输出，输入可以标识为A、B，输出通常标识为求和（Sum）和进位（Carry）。输入经异或（XOR）运算后即为S，经和（AND）运算后即为C。

半加器有两个二进制的输入，其将输入的值相加，并输出结果到和（Sum）和进位（Carry）。半加器虽能产生进位值，但半加器本身并不能处理进位值。

参考资料来源：百度百科-全加器

参考资料来源：百度百科-全减器

参考资料来源：百度百科-半加器

参考资料来源：百度百科-半减法器

module add_1bit (a, b, ci, s, co)

input a, b, ci //Ci为上正物个进位。

output reg s, co //co为当前的进位，s为加结枣清亮果

always@(*)

begin

co = (a&b) | (b&ci) | (ci&a)

if (ci)

s = ! (a^b)

else

s = (a^b)

end

endmodule