用一篇3线~8先译码器74LS138和基本逻辑电路构成一位全加器电路，画出电路连线图

全加器真值表：
00000；00110；01010；01101；10010；10101；11001；11111；
故有Si和Ci的表达式分别为：
Si＝A’B’C＋A’BC’＋AB’C’＋ABC
Ci＝A’BC＋AB’C＋ABC’＋ABC
故74138的连接图为：
下面的地址输入端：A2、A1、A0分别接全加器的三个输入信号：Ai、Bi、Ci－1；
下面的使能信号端：S1接高电平＂1＂，S2、S3接低电平＂0＂；
上面的信号输出端：
Y1、Y2、Y4、Y7接至一个四输入与非门的四个输入端，此与非门的输出端为全加器输出信号Si端；
Y3、Y5、Y6、Y7接至一个四输入与非门的四个输入端，此与非门的输出端为全加器输出信号Ci端。

用两位数码，可以计两位十进制数，最大可以是99。

但是，74ls161 是四位二进制，即16进制的计数器，需要改成十进制的，才能用数码管显示。

另外，你的七段译码器是什么，因为，不同的译码器要配不同的数码管，或者，你用的数码管是共阳的，还是共阴的，因为所配的译码器是不同的。

下图是共阴数码管配74LS248译码器的电路图

译码器74LS247可以直接驱动共阳数码管，译码器的7个输出端与数码管的a~g的7个脚连接，见下面的仿真图，如果是实物，译码器和数码管之间需要串联7个300~500殴的限流电阻。

不晓得咋个贴图
引脚定义：
A——7
B——1
C——2
D——6
L\E\——5
B\I\——4
L\T\——3
a——13
b——12
c——11
d——10
e——9
f——15
g——14
vcc——16
gnd——8
功能表
输入 | 输出 |显示
L\E\ | B\I\ | L\T\ | D C B A | a b c d e f g | |
L | H | H | L L L L | H H H H H H L | 0 |
L | H | H | L L L H | L H H L L L L | 1 |
L | H | H | L L H L | H H L H H L H | 2 |
L | H | H | L L H H | H H H H L L H | 3 |
L | H | H | L H L L | L H H L L H H | 4 |
L | H | H | L H L H | H L H H L H H | 5 |
L | H | H | L H H L | L L H H H H H | 6 |
L | H | H | L H H H | H H H L L L L | 7 |
L | H | H | H L L L | H H H H H H H | 8 |
L | H | H | H L L H | H H H L L H H | 9 |
这个没什么特别需要注意的地方

---