用一篇3线~8先译码器74LS138和基本逻辑电路构成一位全加器电路，画出电路连线图

全加器真值表：
00000；00110；01010；01101；10010；10101；11001；11111；
故有Si和Ci的表达式分别为：
Si＝A’B’C＋A’BC’＋AB’C’＋ABC
Ci＝A’BC＋AB’C＋ABC’＋ABC
故74138的连接图为：
下面的地址输入端：A2、A1、A0分别接全加器的三个输入信号：Ai、Bi、Ci－1；
下面的使能信号端：S1接高电平＂1＂，S2、S3接低电平＂0＂；
上面的信号输出端：
Y1、Y2、Y4、Y7接至一个四输入与非门的四个输入端，此与非门的输出端为全加器输出信号Si端；
Y3、Y5、Y6、Y7接至一个四输入与非门的四个输入端，此与非门的输出端为全加器输出信号Ci端。

首先得弄清楚全加器的原理,你这里说的应该是设计1位的全加器
全加器有3个输入端：a,b,ci；有2个输出端：s,co
与3-8译码器比较,3-8译码器有3个数据输入端：A,B,C；3个使能端；8个输出端,OUT(0-7)
这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端,即3-8译码器的输入A、B、C分别对应全加器的输入a,b,ci；将3-8译码器的3个使能端都置为有效电平,保持正常工作；这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系
现在写出全加器和3-8译码器的综合真值表：
（A/a,B/b,C/ci为全加器和译码器的输入,OUT为译码器的输出（0-7）,s为加法器的和,co为加法器的进位输出）PS:假定译码器的输出为高电平有效
A/a B/b C/ci OUT s co
0 0 0 0 0 0
0 0 1 1 1 0
0 1 0 2 1 0
0 1 1 3 0 1
1 0 0 4 1 0
1 0 1 5 0 1
1 1 0 6 0 1
1 1 1 7 1 1
根据上面的真值表,可以设计出电路图：
将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入,或门的输出作为加法器的和；将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入,或门的输出作为加法器的进位输出即完成了加法器的设计
回过头来分析：
当加法器的输入分别为：a=1,b=0,ci=1时,对应3-8译码器的输入为A=1,B=0,C=1,这是译码器对应的输出为OUT(5)=1,其余的为0,根据上面设计的连接关系,s=0,co=1,满足全加器的功能,举其他的例子也一样,所以,设计全加器的设计正确

工作电压5V

常用的BCD 对七段显示器译码器/驱动器之IC 7447 必须使用共阳极七段显示器，图1为7447集成电路译码器之引脚图与真值表如表1。在正常 *** 作时，当输入DCBA=0010 则输出abcdefg=0010010。故使显示器显示"2"。
当输入DCBA=0110 时，输出abcdeg=1100000，显示器显示"6＂。
在7447 中尚有LT、RBI 与BI/RBO 之控制脚，其功能分述如下:
该电路是由与非门、输入缓冲器和7 个与或非门组成的BCD-7 段译码器/驱动器。通常是低电平有效，高的灌入电流的输出可直接驱动显示器。7 个与非门和一个驱动器成对连接，以产生可用的BCD 数据及其补码至7 个与或非译码门。剩下的与非门和3 个
输入缓冲器作为试灯输入（LT）端、灭灯输入/动态灭灯输出(BI/RBO)端及动态灭灯输入(RBI )端。
该电路接受4 位二进制编码—十进制数（BCD）输入并借助于辅助输入端状态将输入数据译码后去驱动一个七段显示器。输出结构设计成能承受7 段显示所需要的相当高的电压。驱动显示器各段所需的高达24mA 的电流可以由其高性能的输出晶体管来直接提供。
BCD 输入计数9 以上的显示图案是鉴定输入条件的唯一信号。
该电路有自动前、后沿灭零控制（RBI和RBO）。试灯（LT）可在端处在高电平的任何时刻去进行，该电路还含有一个灭灯输入（BI），它用来控制灯的亮度或禁止输出。
该电路在应用中可以驱动共阳极的发光二极管或直接驱动白炽灯指示器。

7447 之输出系为驱动器设计，其逻辑0 之吸入电流高达40mA，故在使用必须加 入330Ω 左右电阻加以限流，以免过大电流流经LED 而烧毁显示器，如图3 所示。

注：1、当需要0到15的输出功能时，灭灯输入（BI）必须为开路或保持在高逻辑电平，若不要灭掉十进制零，则动态灭灯输入（RBI）必须开路或处于高逻辑电平。
 2、当低逻辑电平直接加到灭灯输入（BI）时，不管其它任何输入端的电平如何，所有段的输出端都关死。
 3、当动态灭灯输入（RBI）和输入端A、B、C、D 都处于低电平而试灯输入(LT)为高时，则所有段的输出端进入关闭且动态灭灯输出（RBO）处于低电平（响应条件）。
 4、当灭灯输入/动态灭灯输出（BI/RBO）开路或保持在高电平，且将低电平加到试灯输入(LT)时，所有段的输出端都得打开。 BI/RBO 是用作灭灯输入（BI）与/或动态灭灯输出（RBO）的线与逻辑。

---